Como maior fabricante de memórias, a sul-coreana Samsung Electronics está empenhada em fazer a transição rapidamente para tecnologias litográficas mais avançadas, pois isso reduzirá os custos de produção de memória a longo prazo. A empresa produziu recentemente o primeiro chip DRAM viável fabricado com uma tecnologia com espessura inferior a 10 nm.
Fonte da imagem: Samsung Electronics
Tradicionalmente, os padrões de litografia na fabricação de chips de memória ficam atrás dos padrões em componentes lógicos, já que tecnologias avançadas simplesmente não são necessárias nem justificadas nos primeiros. Até recentemente, os fabricantes de memória buscavam ativamente tecnologias de processo da classe de 10 nm, classificadas na seguinte ordem: 1x, 1y, 1z, 1a, 1b, 1c e 1d (em ordem decrescente de parâmetros geométricos). A Samsung obteve recentemente a primeira amostra funcional de um chip DRAM fabricado com o processo de geração 10a, inaugurando a era dos padrões de litografia mais finos que 10 nm na fabricação de memória. As dimensões lineares, neste caso, variam de 9,5 a 9,7 nm, conforme relatado pelo The Electronics.
As etapas subsequentes da implementação desse processo visam iniciar seu uso na produção em massa de chips de memória em 2028. Três tecnologias sucessivas (10a, 10b e 10c) utilizarão a arquitetura de célula 4F2 e transistores de canal vertical (VCTs). Com a tecnologia 10D subsequente, a empresa planeja fazer a transição para a DRAM 3D. A Samsung se precaveu contra a possibilidade de a tecnologia 10A não ser implementada na produção em massa, desenvolvendo simultaneamente tecnologias alternativas, mas a disponibilidade de amostras funcionais dá esperança de que o cenário principal funcione.
A introdução da tecnologia 10A acarreta riscos para a Samsung associados ao aumento da densidade de células de memória. A estrutura 4F2 implica um aumento de 30 a 50% no número de células por unidade de área do chip. Ao mesmo tempo, os transistores de canal vertical (VCTs) permitem a colocação de um capacitor acima do transistor, aumentando ainda mais a densidade de células.A densidade dos componentes no chip. Os circuitos periféricos serão fabricados em um chip separado e montados usando o principal método de colagem híbrida de wafers. As mudanças no layout também levaram a uma alteração na composição química dos componentes. Em vez de silício, a Samsung fabricará os canais dos transistores em óxido de índio, gálio e zinco (IGZO) para suprimir correntes de fuga e garantir um armazenamento de dados mais estável em células de memória com uma estrutura mais compacta.
Ao escolher um material para a linha de transmissão, a Samsung considerou duas alternativas: nitreto de titânio e molibdênio. No entanto, este último apresenta maior atividade corrosiva e requer a implementação de novos equipamentos, portanto, a decisão ainda não foi tomada em favor de uma opção específica. Especialistas acreditam que os canais verticais nos transistores são o primeiro passo para a criação da DRAM 3D, e a Samsung está avançando nessa tecnologia de forma evolutiva. Enquanto isso, a Micron Technology e fabricantes de memória chineses pretendem pular as etapas 4F2 e VCT, esperando migrar diretamente para a DRAM 3D. A tecnologia de encapsulamento 3D também permitirá a produção de memórias de maior densidade sem o uso da litografia ultravioleta ultrarrápida (EUV), que exige equipamentos mais caros. Isso é duplamente importante para os fabricantes chineses, dada a falta de acesso a tais equipamentos devido às sanções ocidentais. Seguindo o exemplo da Samsung, a empresa coreana SK Hynix planeja usar as tecnologias 4F2 e VCT, mas apenas na tecnologia de processo 10b, e não na 10a.