Melhorando não apenas a produção e os chips de memória flash. As interfaces também estão passando por mudanças. Há cerca de 10 anos, a interface UFS serial substituiu a interface paralela eMMC. A versão mais recente do UFS 3.0 foi aprovada há dois anos. Hoje ela recebeu extensões importantes.
O comitê do JEDEC anunciou que um novo padrão para a interface UFS foi lançado. Em particular, a versão do padrão cresceu para o índice 3.1. A versão 3.0 foi adotada em 31 de janeiro de 2018. Nos últimos dois anos, o grupo de trabalho do comitê desenvolveu, concordou e emitiu uma edição final na forma do padrão principal JESD220E e JESD220-3 adicional.
A interface UFS ou Universal Flash Storage penetrou nos principais smartphones e smartphones de médio alcance. A empresa começou a produzir e usar chips de memória flash com a interface UFS 3.0 durante 2019. O barramento UFS mostra seu melhor lado em dispositivos móveis devido ao seu alto desempenho com uma taxa de transferência de dados de até 2,9 GB / s em apenas duas linhas. Eficiência e simplicidade forneceram à memória o barramento UFS para a eletrônica automotiva, que começou a precisar rapidamente de memória espaçosa.
A nova versão do UFS 3.1 não trouxe aumento na velocidade de troca. Em vez disso, ela adicionou três novos recursos importantes. Primeiro, é proposta uma arquitetura com um buffer de cache não volátil da memória NAND SLC (Write Booster). Sem dúvida, isso levará a um aumento na velocidade de gravação. Assim, as unidades de caso único com um barramento UFS tornaram-se completamente semelhantes aos SSDs. Na placa de circuito dos smartphones agora haverá uma unidade flash completa.
Em segundo lugar, os dispositivos UFS receberão o novo estado DeepSleep pelas plataformas menos caras. Em outras palavras, para soluções esquemáticas simples, quando o inversor UFS usa o regulador de tensão em conjunto com outros elementos da plataforma, o modo de suspensão estará disponível. O terceiro novo recurso foi a capacidade do disco UFS de informar o host sobre a degradação do desempenho durante o superaquecimento. Obviamente, isso será necessário para a eletrônica automotiva, da qual a segurança depende do trabalho, portanto deve ser impecável.
Quanto ao padrão JESD220-3 adicional, ele fornece uma capacidade opcional de armazenar em cache um mapa de endereços lógicos e físicos de um dispositivo UFS na memória do sistema DRAM (Host Performance Booster ou HPB). No caso de quantidades significativas de memória do sistema, essa opção agiliza o trabalho com uma matriz de memória com interface UFS. Podemos esperar que cartões de memória e matrizes de memória com suporte para as especificações do UFS 3.1 apareçam este ano próximo ao fim.
.