A ARM oferece uma “muleta” para a Lei de Moore: potência da parte de trás do chip

Acredita-se que o cumprimento da lei de Moore esteja indissociavelmente ligado à redução no tamanho dos transistores. Por enquanto, tudo correu bem, o que permitiu à prática usual adquirir o status da própria lei. Mas até o momento, descobriu-se que, à medida que o tamanho dos transistores diminui, mais e mais problemas são apresentados pelos circuitos elementares para fornecer energia a esses mesmos transistores. Em outras palavras, as perdas nas linhas de energia atrapalharam a lei de Moore, e a barreira tecnológica na forma de tecnologia de processo de moagem tornou-se apenas um obstáculo particular ao desenvolvimento futuro da eletrônica.

iStockphoto / IEEE Spectrum

Como os representantes da empresa ARM explicaram em uma recente conferência temática do IEEE, geralmente até 10% são alocados a perdas nas linhas de energia. Por exemplo, quando uma tensão de 1 V é aplicada à entrada do circuito de regulação de tensão, os transistores no circuito atingem 0,9 V, o que é bastante aceitável. Com a redução da escala do processo, isso se torna cada vez mais difícil de alcançar. A densidade de distribuição de elementos e linhas de distribuição de energia aumentou criticamente. Isso significa que os barramentos de potência se tornam menos amplos, o que leva a um aumento de sua resistência e a uma queda de tensão inaceitavelmente alta.
Para avaliar a perda de energia no caso de uma redução adicional nos padrões tecnológicos e encontrar opções para mitigar o efeito negativo, desenvolvedores de ARM e cientistas do centro belga Imec criaram um processador experimental de 3 nm com base na arquitetura Cortex-A53 com três maneiras diferentes de fornecer energia aos transistores. a energia era fornecida da maneira clássica: através de barramentos diluídos em cima de transistores em um chip com camadas verticais até o nível dos transistores. Infelizmente, essa abordagem falhou em fornecer um suprimento de 10% de nutrição. No nível do transistor, a queda de tensão acabou sendo muito maior do que quando o regulador do barramento de força foi aplicado à entrada.
O segundo cristal experimental de 3 nm usou um circuito de fonte de alimentação ligeiramente diferente. A fiação superior permaneceu a mesma, mas o silício sob os transistores foi lampejado com os “trilhos” relativamente grossos de outro barramento para a fiação de potência embutida nele. A energia do nível superior acima dos transistores em intervalos regulares através de grossos canais de metalização foi transmitida ao barramento embutido e posteriormente aos transistores. Essa solução se encaixava na perda nominal permitida de 10% da tensão de entrada, mas não permitia aumentar o desempenho dos transistores – tudo entrava em apito na perda de energia.
Por fim, a terceira opção fornece “trilhos” embutidos no substrato de silício sob os transistores e fornecendo energia a esse barramento a partir da parte traseira da placa. Parece uma solução óbvia, mas tecnologicamente é bastante complicada. Para realizá-lo, você deve primeiro fazer uma rede de “trilhos” a partir do lado de trabalho do cristal, depois virar a placa com a parte de trás e remover as “aparas” dele – diminua para 500 nm e faça o polimento. Depois disso, você precisa criar orifícios de metalização vertical com um diâmetro de cerca de 1 μm para os “trilhos” na parte traseira e conectar os orifícios à rede de canais de distribuição de energia na parte traseira da placa. Em seguida, vire tudo novamente e processe o cristal da maneira usual: gravura, introdução de impurezas, precipitação no vácuo, recozimento e assim por diante.
Fico feliz que o resultado se justifique, porque a fonte de alimentação da parte inferior da placa fornece sete vezes menos queda de tensão do que nos dois casos anteriores. E esse estoque pode ser convertido para aumentar o desempenho de transistores e processadores em geral. .