De acordo com a publicação taiwanesa Commercial Times, a capacidade da TSMC de processar wafers de silício usando a tecnologia de processo de 3 nm está quase totalmente distribuída entre os pedidos entre os sete maiores clientes da empresa durante todo o próximo ano. A empresa também não tem tempo para embalar chips pelo método CoWoS nas quantidades necessárias, por isso os preços desses serviços aumentarão em 10 ou 20% no próximo ano.
Além disso, o processamento de wafers de silício usando a tecnologia de 3 nm custará aos clientes da TSMC 5% a mais a partir do próximo ano, esperam fontes taiwanesas. A direcção da TSMC e da Nvidia trocou recentemente opiniões sobre um possível aumento dos preços dos serviços da primeira das empresas, e a segunda não se opôs a tal iniciativa, embora o fabricante taiwanês normalmente não comente publicamente questões relacionadas com relacionamentos com seus clientes.
A demanda do mercado pelos serviços de embalagem de chips da TSMC usando o método CoWoS também está crescendo em ritmo acelerado. Ao mesmo tempo, no terceiro trimestre, a empresa encomendará capacidades adicionais que aumentarão sequencialmente a produtividade das empresas principais de 17.000 para 33.000 produtos por mês, e até ao final do ano o número aumentará para 35.000 produtos por mês. Mesmo estes esforços não serão suficientes para cobrir toda a procura destes serviços em 2025. Espera-se que a demanda atinja um volume anual de 600.000 chips, e a TSMC só poderá embalar 530.000 chips por ano. As despesas de capital para a expansão exigirão que a TSMC aumente os preços dos seus serviços em 10-20%.