Atualmente, a AMD está preparando processadores de servidor EPYC Milan baseados na arquitetura Zen 3., que substituirão os atuais processadores EPYC Rome baseados em Zen 2. Eles estão atualmente em fase de testes e o Laboratório de Igor compartilhou informações sobre as especificações de várias amostras de engenharia de futuras soluções de servidor AMD.
Estamos falando de duas amostras dos modelos mais antigos de 64 núcleos, bem como uma amostra do EPYC Milan de 32 núcleos. Os primeiros são construídos de acordo com o esquema “8 + 1”, o que significa a presença de oito cristais (Core Complex Dies, CCD) com núcleos Zen 3 e um cristal com interfaces de E / S. Por sua vez, o processador de 32 núcleos é fabricado de acordo com o esquema “4 + 1” – quatro cristais CCD e um cristal de entrada e saída.
O volume de cache para novos produtos não mudou em comparação com seus antecessores: para cada núcleo, existem 32 Kbytes de cache no primeiro nível e 512 Kbytes de cache no segundo nível, e o volume total de cache no terceiro nível é 256 e 128 MB para os processadores de 64 e 32 núcleos, respectivamente. Mas, como a própria AMD observou anteriormente, em Milão, a estrutura do cache de terceiro nível mudou ligeiramente. Se o EPYC Rome atual a cada CCD de oito núcleos tiver dois blocos de cache de 16 MB compartilhados entre os quatro núcleos, o futuro EPYC Milan, todos os 32 MB do cache de terceiro nível no CCD será comum a todos os oito núcleos. Isso reduzirá a latência e melhorará o desempenho.
Mas o mais interessante não é a organização da memória cache, mas o clock do processador acelera. Em uma das amostras de 64 núcleos, a frequência Boost máxima é de apenas 2,2 GHz, enquanto no outro, assim como no chip de 32 núcleos, é de 3,0 GHz. Para amostras de engenharia, isso é muito impressionante. Especialmente quando você considera que a frequência de impulso máximo serial EPYC Rome atinge 3,4 GHz. Isso dá esperança de que, em última análise, os processadores EPYC Milan possam oferecer um aumento bastante perceptível na velocidade do clock em comparação com os atuais processadores de servidor AMD.