A Lei de Moore quase entrou em colapso devido às limitações físicas da fabricação de semicondutores, mas os cientistas já estão correndo para capturar a ponta esquiva desse princípio, que está em vigor há anos, e mantê-lo a qualquer custo, inclusive com a tecnologia de encapsulamento 3D de chips. No entanto, a fabricação de semicondutores em camadas está sujeita a inúmeras limitações, principalmente térmicas. Cientistas americanos conseguiram contornar essa barreira concebendo os chips 3D como uma estrutura semelhante a uma cebola, feita de membranas de silício ultrafinas.
Fonte da imagem: Faculdade de Engenharia Grainger da Universidade de Illinois
Pesquisadores da Faculdade de Engenharia Grainger da Universidade de Illinois anunciaram o desenvolvimento e a criação de um protótipo funcional de um chip 3D incomum. A ideia não é totalmente nova: eles propõem construir chips de silício não apenas horizontalmente, mas sequencialmente de baixo para cima, camada por camada. A proposta dos cientistas se aproxima mais da integração 3D monolítica do que do alinhamento de cristais individuais: novas camadas de transistores são criadas diretamente sobre os circuitos subjacentes existentes, em vez de serem fabricadas separadamente e depois conectadas como em montagens 3D convencionais.
A principal barreira para todas essas tecnologias é a temperatura do processo de fabricação. Transistores de silício de alta qualidade normalmente exigem recozimento a aproximadamente 1000 °C, mas após a fabricação da primeira camada, o cristal já contém fios metálicos, que seriam destruídos por tais temperaturas. Na indústria, o limite para as camadas subsequentes é normalmente definido em aproximadamente 400 °C. Uma equipe de Illinois contornou essa limitação: eles usaram membranas ultrafinas e separadas de silício monocristalino, com 10 nm de espessura ou menos, e as transferiram de uma pastilha doadora para um substrato com um circuito já projetado usando uma laminadora de rolos. Eles conseguiram uma forte adesão a temperaturas não superiores a 200 °C.
Um detalhe fundamental do projeto é que os cientistas mantiveram o silício monocristalino padrão, em vez de substituir as camadas superiores por silício policristalino, óxidos amorfos, nanotubos de carbono ou semicondutores 2D. Essas alternativas vêm sendo estudadas há muito tempo, mas geralmente não apresentam o mesmo desempenho do silício convencional.estabilidade, taxa de defeitos e desempenho. Além disso, os pesquisadores tiveram que modificar o projeto do transistor: em vez da dopagem usual de regiões individuais, que requer temperaturas acima de 600 °C, eles usaram transistores “sem junção”, nos quais uma fina camada de silício foi previamente dopada de forma uniforme e intensa. Como o material da camada era extremamente fino, isso preservou a capacidade dos transistores de controlar os canais de forma eficaz.
Para demonstrar o método, os pesquisadores criaram um chip empilhado composto por três camadas, cada uma contendo 625 transistores. O rendimento de componentes utilizáveis foi de 98 a 100%, mesmo em condições de produção de laboratório universitário. As densidades de corrente alcançadas no chip foram comparáveis às registradas em transistores de silício convencionais em wafers convencionais e pelo menos 3 a 4 vezes maiores do que as de chips 3D monolíticos feitos de materiais alternativos.
O potencial benefício da tecnologia proposta reside na maior densidade de CPUs, GPUs e aceleradores de IA: a integração monolítica 3D proporciona conexões entre camadas aproximadamente 10 a 100 vezes mais densas do que as vias TSV tradicionais em chips 3D atuais. O processo está sendo preparado para implantação industrial, com IBM, Intel e TSMC já demonstrando interesse.