A TSMC recebeu da IMEC uma tecnologia de processo para a produção em massa de transistores 2D em wafers de 300 mm.

Na conferência VLSI Technology and Circuits, a ASML e a TSMC, juntamente com o centro de pesquisa belga IMEC, apresentaram um processo para a produção em massa de transistores 2D em wafers de silício de 300 mm. Sua implementação não acontecerá amanhã, mas certamente será requisitada quando os recursos dos transistores de silício convencionais em nanoescala se esgotarem. Pelo menos a TSMC já sabe qual o próximo passo.

Fonte da imagem: IMEC

Transistores em escala 2D com canais de condução ultrafinos representam o futuro da eletrônica. A miniaturização dos processos está tornando os canais dos transistores cada vez mais curtos, o que começa a dificultar o controle desses dispositivos. Canais ultrafinos podem ser abertos ou fechados de forma confiável por meio de correntes estáticas mínimas, o que também tornará esses semicondutores menos exigentes em termos de energia e mais frios.

O desafio era produzir transistores 2D de ambos os tipos (polaridades) dentro do ecossistema de wafers de 300 mm, o que a IMEC, a ASML e a TSMC conseguiram realizar com sucesso. Pelo menos, foi o que afirmaram em um comunicado de imprensa conjunto.

De acordo com o artigo, os parceiros demonstraram a “integração escalável” de transistores nFET e pFET com canais feitos de materiais de dicalcogeneto de metal de transição (TMD) em um wafer de silício de 300 mm. O MoS2 (dissulfeto de molibdênio) foi usado para nFETs, e o WS2 (dissulfeto de tungstênio) ou o WSe2 (disseleneto de tungstênio) para pFETs. Todas as estruturas de transistores apresentadas foram fabricadas com um espaçamento entre contatos (CPP) de 50 nm, o que corresponde aproximadamente a uma tecnologia de processo de 3 nm.

De acordo com o IMEC, os novos transistores demonstraram boas características de corrente-tensão, baixa corrente de fuga no estado desligado e a capacidade de operar com condutividade tipo n e tipo p em um único wafer de 300 mm.

Além disso, transistores 2D inovadores podem ser fabricados na parte traseira do wafer, onde se tornou comum realocar a alimentação e parte da interface, liberando a parte frontal para outras tarefas úteis. Uma solução proposta para esse fim são as trincheiras com metalização de tungstênio na parte traseira.A face do wafer é então revestida com materiais 2D. Essa abordagem permite reduzir a área de contato dos transistores sem comprometer seu desempenho. Os transistores 2D são fabricados utilizando apenas uma máscara por camada (com uma única exposição), o que também é importante para a redução de custos.

No entanto, é importante ressaltar que essa tecnologia de processo da TSMC ainda não está disponível comercialmente, mas sim demonstrando sua viabilidade para transferência “do laboratório para a fábrica”. Esses transistores 2D têm potencial para serem utilizados em lógica ultraescalável e para o preenchimento da parte traseira dos wafers, incluindo interfaces para encapsulamento empilhado ou fornecimento de energia pela parte traseira.