A Intel mostrou pela primeira vez um arranjo de transistor multinível que salvará a lei de Moore novamente

Na conferência IEDM 2023 que acontece hoje, a Intel anunciou uma série de avanços que ampliarão a operação da Lei de Moore. A densidade de transistores por unidade de área continuará a aumentar na mesma taxa ou próximo dela, prometendo atingir um trilhão de transistores em um único processador até 2030.

Apresentação publicitária de CFETs (Transistores Complementares de Efeito de Campo). Fonte da imagem: Intel

Em maio, soube-se que a Intel pretende introduzir um arranjo de transistores multinível em uma das futuras gerações de processadores. Estamos falando de um arranjo vertical de transistores de efeito de campo complementares (CFETs). Na conferência, um representante da empresa afirmou que estas serão as primeiras soluções deste tipo na indústria, cujo passo do obturador será de até 60 nm. Atualmente, esses transistores são fabricados lado a lado no plano horizontal, mas nos próximos anos a empresa começará a produzi-los um sobre o outro em combinação com canais horizontais totalmente cercados por portas. Isso aumentará significativamente a densidade dos transistores no chip, o que também exigirá acesso de sinal aos transistores pela parte traseira do substrato.

Mas primeiro, a Intel apresentará um novo (e o primeiro em 13 anos de prática) transistor. A empresa o chama de RibbonFET Gate-All-Around (GAA). Os canais de tal transistor terão a forma de finas nanopáginas orientadas horizontalmente, localizadas uma acima da outra. Serão quatro canais, e todos eles estarão completamente cercados por um portão. O início da produção dos transistores RibbonFET está previsto para o primeiro semestre de 2024. O arranjo vertical de pares complementares de tais transistores ocorrerá obviamente vários anos depois. Provavelmente, no mesmo processo técnico, não ocorrerá a duplicação do número de transistores. No entanto, podemos esperar um aumento na densidade do transistor para cerca de 30%, o que, combinado com a transição para processos ainda mais finos, permitirá que a Lei de Moore seja seguida.

Representação próxima da real de um par de transistores complementares localizados verticalmente um acima do outro

Também na conferência, a Intel anunciou outras conquistas. Em particular, ela falou sobre a liberação de cristais que alimentam os transistores na parte traseira do substrato. Isso descarregará o lado com as linhas de sinal, o que permitirá aumentar a frequência do clock e aumentar a fonte de alimentação, já que esta última terá mais espaço para os condutores e, portanto, abrirá espaço para a fabricação de linhas de alimentação. com seção transversal maior. No entanto, quando chegar a vez dos transistores dispostos verticalmente, contatos de sinal diretos também serão fornecidos através do substrato traseiro, o que ajudará a aliviar a carga na infraestrutura de sinal principal.

Arranjo horizontal convencional de transistores com canais nanopage

A empresa também relatou experiência na fabricação de transistores de nitreto de gálio (GaN) em um único substrato de silício, além de transistores convencionais. A tecnologia mostrou sua viabilidade e permitirá no futuro produzir eletrônica de potência ou eletrônica com elementos de potência utilizando nitreto de gálio em substratos de silício de 300 mm. Hoje, essas células são produzidas em seus próprios substratos (e geralmente não são silício) e integradas à eletrônica de silício no nível da montagem.

Separação da fonte de alimentação e interface de sinal em diferentes lados do cristal (nos lados dianteiro e traseiro)

Finalmente, a Intel anunciou uma mudança bem-sucedida em direção a transistores “bidimensionais” com canais 2D. Os materiais de canal 2D baseados em dichalcogeneto de metal de transição (TMD) oferecem uma oportunidade única de dimensionar a porta do transistor físico para comprimentos inferiores a 10 nm. No IEDM 2023, a Intel mostrou protótipos de transistores TMD de alta mobilidade para NMOS (semicondutor de óxido metálico de canal n) e PMOS (semicondutor de óxido metálico de canal p).

A empresa também lançou o primeiro transistor PMOS 2D TMD gate-all-around (GAA) do mundo e o primeiro transistor PMOS 2D do mundo fabricado em um wafer de 300 mm. Aguardamos relatórios mais detalhados que o ajudarão a conhecer essas inovações.