A IBM apresentou a primeira tecnologia de processo de 0,7 nanômetros e a arquitetura de transistor nanostack 3D.

A IBM apresentou a primeira tecnologia de fabricação de chips de silício subnanométricos do setor, com tecnologia de processo que chega a 0,7 nm, ou 7 angstroms. A tecnologia é um desenvolvimento do conceito de canal de nanofio Gate-All-Around (GAA). Espera-se que esse processo seja implementado até 2031, no máximo, prometendo reduzir significativamente o consumo de energia dos chips, ao mesmo tempo que aumenta o desempenho.

Fonte da imagem: IBM

A IBM, em conjunto com a empresa japonesa Rapidus, está atualmente implementando a produção em massa de chips de 2 nm com canais de transistores GAA de nanofios. A tecnologia foi desenvolvida há aproximadamente 15 anos em colaboração com a Samsung, com quem a IBM posteriormente se separou. Apesar da transição do FinFET para o GAA, os arranjos de transistores no chip permanecem essencialmente planares. O “verdadeiro 3D” ainda está por vir, quando os transistores serão empilhados uns sobre os outros em duas ou mais camadas. O trabalho nessa direção está progredindo em ritmo acelerado, e a IBM também está participando.

Foi relatado que o próximo passo da IBM após a arquitetura de transistor “nanopaging” será a arquitetura “nanostack” (NanoStack). Em vez de “achatar” ainda mais os transistores na superfície do wafer, a IBM propõe empilhá-los verticalmente e de forma escalonada uns em relação aos outros, semelhante à tecnologia CFET proposta pelo centro de pesquisa belga IMEC. Na ausência de uma ilustração da IBM, incluiremos uma ilustração da IMEC para mostrar como isso poderia ser.

Fonte da imagem: IMEC

A IBM acredita que os transistores de nanofolhas oferecem melhor controle de canal e menor fuga de corrente, mas para aumentar ainda mais a densidade, a miniaturização precisa ser levada para a “terceira dimensão”. Isso proporcionará desacoplamento usando dielétricos ultrafinos, a capacidade de projetar canais superior e inferior separados e desempenho elétrico comparável ou superior ao dos transistores de nanofolhas. Assim, em um chip aproximadamente do tamanho de uma unha, como na imagem principal, a IBM promete compactar quase 100 bilhões de transistores, aproximadamente o dobro da densidade de sua tecnologia Gate-All-Around de 2 nm, lançada em 2021.

Os canais dos transistores da IBM têm 15 átomos de silício de largura.

De acordo com os cálculos da IBM, a nova tecnologia de processo pode proporcionar um aumento de desempenho de até 50% ou um aumento de até 70% na eficiência energética em comparação com o processo de 2 nm. A empresa também destaca o potencial de melhoria de 40% na escalabilidade da SRAM, o que é importante para aceleradores de IA: quanto mais memória rápida puder ser armazenada perto das unidades de computação, menos energia será gasta na transferência de dados entre o processador e a memória externa. O consumo de energia e o resfriamento estão se tornando as principais limitações para o crescimento dos data centers de IA, algo que a empresa promete abordar, de uma forma ou de outra.