Kioxia e Western Digital anunciaram chips de memória flash 3D NAND com 218 camadas e capacidade de 1 Tbps. Os chips serão produzidos tanto em células de três bits (TLC) quanto em células de quatro bits (QLC). De acordo com os desenvolvedores, os chips têm a maior densidade de bits do setor. Amostras de novos produtos já foram recebidas por um círculo restrito de clientes das empresas para estudo. A nova memória chegará aos smartphones, dispositivos de internet e SSDs.

Fonte da imagem: Kioxia

A nova memória pertence à oitava geração do BiCS FLASH Kioxia e Western Digital. A nona geração abrirá chips com mais de 300 camadas. Os parceiros usam “colar” de cristais para aumentar o número de camadas. Além disso, no caso de produtos novos, como pode ser inferido pelo contexto do comunicado, a matriz de células e o controlador são fabricados separadamente e também são montados em uma pilha vertical durante o processo de “colar”.

Anteriormente, a Kioxia e a Western Digital faziam controladores como parte de matrizes de células. A primeira a fabricar um chip de controle separadamente foi a empresa chinesa YMTC na forma de tecnologia Xtacking. No caso da memória BiCS FLASH de 218 camadas da Kioxia e da Western Digital, estamos falando da “tecnologia inovadora” CBA (CMOS Directly Bonded to Array), na qual controladores e arrays de células são produzidos em wafers separados com otimização de cada processo, e são combinados somente após o processamento completo (ou cristais de controladores e matrizes são combinados após o corte). Este ponto não está claro no documento oficial.

A matriz de células ainda é usada “quatro planos” – de quatro planos de matriz separados, o que permite acelerar a memória devido ao paralelismo. Além disso, na produção de montagens de 218 camadas, as matrizes foram “encolhidas” vertical e horizontalmente. É isso (mais precisamente, o encolhimento lateral das células) que permitiu aumentar a densidade de bits em 50%. Além disso, o desempenho da memória foi aumentado em 60% em comparação com a geração anterior de chips. Isso significa que a velocidade de trabalho em cada contato do barramento de dados aumentou para 3,2 Gb / s.

A velocidade de gravação também é mais rápida, cerca de 20% ou mais. A latência de leitura também foi reduzida, o que também terá um impacto positivo no desempenho dos novos chips 3D NAND da Kioxia e da Western Digital. Em geral, essa memória será um novo trampolim para dispositivos e aplicativos mais produtivos, que podem ser esperados até o final deste ano.

avalanche

Postagens recentes

A paralisação do projeto OpenAI fez com que as ações da AMD, Oracle e outras empresas do setor de IA despencassem.

Como já foi observado diversas vezes, a relação da OpenAI com seus parceiros de desenvolvimento…

29 minutos atrás

Um foguete Atlas V colocou em órbita 29 satélites de internet Amazon Leo, elevando a constelação para 270 dispositivos.

Em 27 de abril, a ULA (United Launch Alliance, uma joint venture entre a Boeing…

29 minutos atrás

Robôs humanoides foram contratados para trabalhar como auxiliares de bagagem no Aeroporto de Tóquio.

A Japan Airlines (JAL) lançará um projeto piloto no Aeroporto de Haneda, em Tóquio, utilizando…

57 minutos atrás

A escassez de semicondutores impulsiona o aumento dos preços dos pilotos automáticos na China – BYD eleva os preços em 20%.

O crescimento exponencial da construção de infraestrutura de computação para inteligência artificial elevou o preço…

57 minutos atrás

A Logitech apresentou o G512 X, um teclado para jogos com switches mecânicos e analógicos.

A Logitech apresentou seu teclado gamer topo de linha, o G512 X, com um design…

1 hora atrás