A Silicon Motion lançou o controlador SSD SM2524XT sem cache DRAM. Ele suporta o padrão PCIe 5.0 e foi projetado especificamente para aplicações de inferência e cache KV.

Fonte da imagem: Silicon Motion
O controlador SSD SM2524XT utiliza uma nova arquitetura quad-core com interface PCIe Gen 5 x4 e velocidades de interface NAND de até 4800 MT/s, oferecendo velocidades de leitura sequencial de até 14 GB/s e desempenho de acesso aleatório líder do setor de até 2,5 milhões de IOPS, de acordo com o fabricante.
Fabricado com a avançada tecnologia de processo de 6 nm da TSMC, o controlador SM2524XT oferece desempenho por watt 25% superior e desempenho de acesso aleatório 25% superior em comparação com o controlador da geração anterior.
“O cache KV tornou-se um fator crítico que influencia o desempenho de inferência em sistemas de IA, impulsionando a necessidade de alto desempenho consistente de leitura/gravação aleatória e acesso a dados de baixa latência. Os computadores com IA estão se tornando cada vez mais complexos e suportando agentes de IA locais cada vez mais exigentes em recursos e grandes modelos de linguagem.” O SM2524XT oferece o desempenho de E/S aleatória, a estabilidade de latência e a eficiência energética necessários para as arquiteturas de armazenamento de IA de última geração”, afirma a Silicon Motion.
Ao contrário dos SSDs convencionais para consumidores, o cache KV gera fluxos contínuos de operações de leitura/gravação aleatórias altamente fragmentadas e sensíveis à latência, exigindo alto desempenho de E/S e baixa latência consistentes sob carga sustentada. O controlador SM2524XT foi projetado levando isso em consideração.Projetado para lidar com os padrões de acesso típicos de sistemas habilitados para IA, ele oferece desempenho consistente de E/S aleatória, mesmo para as cargas de trabalho de inferência mais exigentes.
O controlador SM2524XT combina a tecnologia Separated Command Address (SCA) da Silicon Motion, o agendamento FTL avançado e a tecnologia NANDXtend LDPC ECC para melhorar a eficiência do processamento paralelo, reduzir a latência e manter um desempenho consistente para cargas de trabalho de IA de longa duração.