O CEO da TSMC, C.C. Wei, informou que a tecnologia de processo de 3 nm representou 25% da receita da empresa no primeiro trimestre, durante uma apresentação sobre os resultados financeiros do ano fiscal. Ele delineou os planos da empresa para inaugurar novas unidades de produção de chips de 3 nm em Taiwan, nos EUA e no Japão entre 2027 e 2028, além de apresentar planos para implementar a tecnologia CoPoS, segundo o Digitimes.
Fonte da imagem: tsmc
A TSMC planeja construir uma nova fábrica de chips no Parque Científico do Sul de Taiwan, utilizando a tecnologia de processo de 3 nm; a produção em massa está prevista para começar no primeiro semestre de 2027. Uma segunda fábrica no Arizona, EUA, também utilizará a tecnologia de processo de 3 nm; a produção está prevista para começar no segundo semestre de 2027. Uma segunda fábrica em Kumamoto, Japão, será convertida para a tecnologia de processo de 3 nm; a produção lá está prevista para começar em 2028. Em Taiwan, os equipamentos de produção de 5 nm existentes serão reequipados para 3 nm.
As fábricas P1 e P2 do complexo F20 em Baoshan, Condado de Hsinchu, serão especializadas na tecnologia de processo de 2 nm; a P3 poderá lidar com os processos de 2 nm e A14. A conclusão está prevista para meados de 2026. As fábricas Fab 1 e Fab 2 do complexo F22 em Kaohsiung são focadas na tecnologia de processo de 2 nm; As fábricas Fab 3 e Fab 4 operarão com processos de 2 nm e A16. A instalação dos equipamentos na Fab 3 começará no segundo trimestre de 2026; a conclusão da Fab 4 está prevista para janeiro de 2027. As fábricas Fab 5 e Fab 6 estão em fase de planejamento; todas as instalações terão capacidade para produzir de 20.000 a 25.000 wafers.
A Fab 10 está planejada para ser construída em Tainan, onde as fábricas Fab 1 a Fab 4 desenvolverão processos avançados de fabricação abaixo de 1 nm; a produção piloto, com capacidade de aproximadamente 5.000 wafers por mês, começará em 2029. A Fab 1 do complexo F21, no Arizona, atualmente produz chips utilizando a tecnologia de processo de 4 nm, com capacidade para 20.000 a 25.000 wafers por mês. A Fab 2 utilizará o processo de 3 nm; os equipamentos serão instalados no terceiro trimestre deste ano. As empresas P3, P4 e P5 se especializarão nas tecnologias de 2nm, A16 e A14, respectivamente.Estão previstos mais seis locais de produção eum total de 11 fábricas.
A construção da primeira fábrica moderna de encapsulamento está prevista para começar no segundo semestre de 2026, com o comissionamento esperado para 2028. A demanda por encapsulamento CoWoS permanece alta: a fábrica AP8 P1 em Tainan espera aumentar sua capacidade para mais de 40.000 unidades por mês até o final do ano. A fábrica AP7 P1 em Chiayi é especializada em WMCM e atende principalmente à Apple; a fábrica P2 produzirá SoICs. A instalação dos equipamentos na fábrica P2 começará em junho de 2026, com uma capacidade mensal prevista de 12.000 unidades, enquanto a fábrica AP6 em Zhong’an fornecerá mais 10.000 unidades por mês.
A produção em massa de CoWoS estava originalmente planejada para começar em 2028, mas o prazo foi adiado. A instalação dos equipamentos de P&D não começará antes do terceiro trimestre de 2026. A construção da linha piloto levará mais um ano, e a TSMC planeja fazer os pedidos dos equipamentos até o terceiro trimestre de 2027. Os equipamentos para a linha piloto chegarão à fábrica P7 em Chiayi até o segundo trimestre de 2028, após o qual levará cerca de um ano para testes e ajustes. Os pedidos de equipamentos para produção em série serão feitos até meados de 2029; a entrega ocorrerá até o primeiro trimestre de 2030; e os produtos acabados provavelmente começarão a ser enviados no quarto trimestre de 2030.
O projeto CoWoP, uma colaboração entre a Nvidia e a Siliconware Precision Industries (SPIL), pode sofrer atrasos devido à alta complexidade técnica e ao custo elevado. A SPIL e os fabricantes taiwaneses de PCBs demonstraram pouco interesse no projeto, e seu apoio vem principalmente de empresas chinesas.