O explosivo crescimento da receita da Nvidia em meio à forte demanda por seus aceleradores de computação está, na verdade, sendo moderado pelas capacidades de seus parceiros de fabricação, principalmente a TSMC. Este último não apenas produz chips para a Nvidia, mas também os empacota usando o método CoWoS avançado, e as capacidades do contratante nesta área são um gargalo para a Nvidia, que está pronta para expandir ativamente.
Fonte da imagem: TSMC
De acordo com o Commercial Times, a TSMC está expandindo rapidamente sua capacidade de produção para testar e embalar chips usando o método CoWoS em Taiwan. A fábrica de painéis LCD de Tainan que comprou da Innolux será convertida para testes e embalagens de chips até o final do próximo ano, e a capacidade total da TSMC nesta área triplicará para 90.000 wafers de silício por mês até o final de 2026, de acordo com fontes taiwanesas. .
A principal fábrica da TSMC em Taichung estará operacional no primeiro semestre do próximo ano, e a empresa também está construindo duas fábricas em outras áreas da ilha. Este ano, os analistas estimam que a TSMC conseguiu embalar e testar chips usando o método CoWoS no equivalente a 35.000 wafers de silício por mês. A receita desse tipo de serviço atingiu 7–9% do total. Até o final do próximo ano, a capacidade dobrará para 70.000 wafers por mês, e a participação na receita ultrapassará 10%. Finalmente, até o final de 2026, a TSMC será capaz de embalar o equivalente a 90.000 wafers de silício por mês usando o método CoWoS.
No total, de 2022 a 2026, a produtividade da empresa nesta área aumentará anualmente em média 50%, e o processo continuará após 2026. Só a instalação de Tainan poderia, teoricamente, processar 50.000 pastilhas de silício por mês. Muito provavelmente, eventualmente será apenas parcialmente carregado com pedidos especializados, e a capacidade restante será alocada para trabalhar com métodos de empacotamento CPO e FoPLP.