O setor a toda velocidade está caminhando para a implementação prática da próxima interface PCI Express. Desta vez, na versão 5.0, com uma taxa de transferência de 32 gigatransações por segundo por linha. Ele ficou parado por tanto tempo no estágio de transição para o barramento PCIe 4.0, que agora apenas um ano após o lançamento das especificações finais, o PCIe 5.0 procura entrar no espaço comercial. Por que tanta pressa? Os adeptos argumentam que o desenvolvimento adicional da IA e da IoT é impossível sem o dobro, e uma expansão ainda maior da largura de banda entre processadores e aceleradores.
Há pouco tempo, falamos sobre como o Astera Labs, Synopsys e Intel mostraram a primeira solução abrangente em preparação para o lançamento de produtos com interface PCIe 5.0 em uma conferência especializada em Taipei. A demonstração usou um “hodgepodge” de um controlador Intel, da camada física Synopsys e dos retimers do Astera Labs. Foi possível obter tudo isso de um desenvolvedor (embora, aparentemente, sem os retimers restaurassem a integridade do sinal), graças aos esforços da notória empresa Rambus.
A Rambus é conhecida não apenas por suas disputas no mundo das leis de patentes para o desenvolvimento de interfaces, mas também como projetista da estrutura de sinais para controladores de memória e barramentos de dados. Mais recentemente, a Rambus mostrou uma solução funcional para criar controladores de memória GDDR6 com uma largura de banda de 18 Gb / s por linha. Hoje, a Rambus propôs um conjunto de soluções para o lançamento de produtos com a interface PCIe 5.0.
O kit pode ser licenciado imediatamente por quem deseja comprá-lo total ou separadamente para integração em produtos de terceiros usando o barramento PCI Express 5.0. O kit inclui um controlador PCIe 5.0 desenvolvido pela Northwest Logic, recentemente adquirido pela Rambus e pela própria camada física (PHY) da Rambus para a interface PCIe 5.0. O kit garante compatibilidade com as especificações PCIe anteriores e é otimizado para produção como parte de SoCs e controladores usando a tecnologia de processo de 7 nm e transistores FinFET.
A Rambus, como proprietária e fornecedora de uma solução única, garante suporte abrangente ao desenvolvedor e promete o lançamento mais rápido possível de produtos com suporte para o barramento PCIe 5.0. Por fim, Rambus relata que a camada física apresentada é totalmente compatível e pode ser usada para a interface mais recente do interpretador do Compute Express Link, e esse é o acesso ao espaço operacional no nicho dos supercomputadores.
.