GlobalFoundries e ARM projetaram um chip de teste de cavaco a granel

A empresa GlobalFoundries abandonou a corrida por processos tecnológicos e congelou por volta de 12 nm, mas isso não significa que não introduzirá tecnologias avançadas para embalagens a granel de chips. Devido aos layouts em 3D, até mesmo o antigo processo de fabricação pode ser usado de tal forma que o chip resultante dará chances aos mais recentes processos de fabricação. Por exemplo, os chips híbridos de nanotubos de carbono de 90 nm prometem competir com os chips FinFET de 7 nm em termos iguais, o que é alcançado devido à complexidade dos conjuntos 3D. Assim, o efeito da lei de Moore pode ser estendido mesmo sem mudar para processos tecnológicos mais sutis. É o suficiente para aumentar o número de chips de andares e aumentar o número de transistores por milímetro quadrado na base do chip.

Exemplo de embalagem Wafer on Wafer (Cadence)

Retornando à GlobalFoundries, informaremos que ela e a ARM juntas terminaram de projetar o chip de teste em embalagem a granel (3D). O chip foi projetado para demonstrar as capacidades de fabricação de soluções compostas e híbridas para dispositivos móveis e computação, incluindo inteligência artificial e aprendizado de máquina. A julgar pelo fato de que a GlobalFoundries informou sobre a implementação do estágio de gravação, a solução existe apenas na forma de um projeto digital, e não em silício. No entanto, para testar um projeto com características de obtenção, isso já é suficiente.
Para montar as embalagens 3D, foi utilizada a metodologia proprietária GlobalFoundries Design-for-Test (DFT). Dois (aparentemente) cristais estão conectados “face a face” usando a tecnologia wafer-to-wafer. By the way, TSMC também vai usar este tipo de conexão de cristais (placas), quando a conexão entre os cristais é reduzida a conexões curtas em sua espessura com a liberação de contatos para feixes de “pisos” para a superfície. Isto é feito em contraste com os TSVs de ponta a ponta relativamente longos e relativamente espessos, para não mencionar a tradicional cintagem com uma conexão através de várias camadas de metal BeOL.

Arquitetura de rede em malha ARM

As conexões wafer-to-wafer mais próximas foram montar cristais NAND 3D de dois ou três cristais em chips convencionalmente monolíticos com um grande número de camadas (64 camadas de duas camadas 32, 96 camadas de duas camadas 48 e assim por diante ) Para a tecnologia GlobalFoundries dentro da tecnologia de processo LP FinFet de 12 nm de 12 nm, são anunciados até 1 milhão de compostos por milímetro de superfície. A ARM, por sua vez, forneceu ao parceiro tecnologia de malha, responsável pela operação coordenada de blocos em todos os andares. Ambos oferecem o uso de tecnologia 3D de embalagem DFT de wafer a wafer para todos que desejam soluções de alto desempenho com um nível mínimo de atraso na arquitetura.
.