A agenda lotada da conferência ISSCC 2026, que acontecerá em fevereiro próximo, inclui muitos tópicos interessantes. Entre eles está “como implementar GPUs de 5000 watts”. A ideia partiu de ninguém menos que um distinto pesquisador da Intel com mais de 25 anos de experiência na empresa, de acordo com o Computer Base.
Fonte da imagem: Intel
Kaladhar Radhakrishnan possui uma longa e ativa carreira na área de tecnologia de energia para chips e componentes. Inúmeras publicações de seu trabalho estão disponíveis online. Na conferência ISSCC, em fevereiro de 2026, ele apresentará um de seus projetos mais recentes, que está totalmente alinhado com as tendências atuais: soluções integradas de regulação de tensão para GPUs de 5 kW. A apresentação ocorrerá no dia 19 de fevereiro, como parte de um painel de discussão intitulado “Viabilizando o Futuro da IA, HPC e Arquitetura de Chiplets: Do Die aos Pacotes e Racks”.
A ideia central da proposta é o uso de reguladores de tensão integrados (IVRs) em GPUs. A tecnologia IVR em si não é nova na indústria. No entanto, seu uso em GPUs para fornecer potência significativamente maior ainda é uma área relativamente recente. A próxima geração de GPUs de grande porte para aceleradores de IA consumirá entre 2300 e 2700 W. Há rumores de que a Vera Rubin Ultra da Nvidia e sua sucessora, a Feynman Ultra, consumirão mais de 4000 watts. Portanto, a meta de 5 kW da Intel para GPUs não é irrealista para o futuro. Presume-se que o uso de IVR em GPUs exigirá a tecnologia de encapsulamento de chips Foveros-B. Essa tecnologia não deve estar disponível antes de 2027. A empresa pretende atrair clientes externos por meio de sua fábrica de fabricação terceirizada, a Foundry.
De acordo com o Computer Base, a TSMC também está trabalhando nisso com seus parceiros. A GUC, uma empresa do ecossistema da TSMC, anunciou recentemente que já comercializou IVR.Depuração como parte do CoWoS-L. O CoWoS-L é a solução mais avançada da TSMC para encapsulamento de interposers de grande porte. A tecnologia CoWoS-L está prevista para 2027 e substituirá o CoWoS-S, atualmente utilizado para encapsular a maioria dos chips de empresas como Nvidia, AMD e outras.