Esta semana, a AMD publicou um documento intitulado “Contadores de Desempenho para Processadores AMD Família 1Ah Modelo 50h-57h”, que revela algumas características da arquitetura Zen 6, que será utilizada nos futuros processadores para consumidores da AMD, bem como nos chips EPYC Venice para servidores de data centers. Acontece que a Zen 6 não é exatamente uma evolução da arquitetura Zen 5, mas sim um projeto completamente novo com uma filosofia diferente.
Fonte da imagem: AMD
A AMD já havia anunciado que a arquitetura Zen 6 seria usada em processadores com até 256 núcleos e seria baseada na tecnologia de processo de 2 nm da TSMC. Um documento para desenvolvedores de software publicado pela empresa esta semana afirma que a microarquitetura Zen 6 não é uma evolução incremental do Zen 4/Zen 5, mas sim uma arquitetura deliberadamente ampla e focada em desempenho, com um mecanismo de despacho de oito slots e suporte a multithreading simultâneo (SMT). Nessa arquitetura, duas threads de hardware competem dinamicamente por um pool de slots de despacho compartilhado; portanto, nas mesmas frequências de clock, o desempenho de processadores Zen 6 de thread única pode não ser tão alto quanto o de processadores similares da Apple com nove (ou mais) slots de despacho em todas as situações. No entanto, em alguns casos, esse tipo de arquitetura promete um desempenho muito alto. Além disso, o núcleo Zen 6 possui contadores dedicados para slots de despacho não utilizados, latência de backend e perdas na seleção de threads, sugerindo que o balanceamento de carga amplo e a arbitragem SMT são fatores que serão especificamente otimizados no Zen 6.
O Zen 6 também expande significativamente os recursos de ponto flutuante vetorial da AMD, enfatizando o foco da arquitetura em problemas matemáticos complexos. De acordo com a documentação, os processadores Zen 6 suportam a execução completa de instruções AVX-512 com formatos de dados FP64, FP32, FP16 e BF16, incluindo operações FMA/MAC e execução mista vetorial FP-INT (incluindo operações).VNNI-class, AES e SHA). Além disso, oferecem taxa de transferência sustentada de blocos FP de 512 bits. Isso não prova que os processadores baseados em Zen 6 liderarão as operações AVX-512, mas sugere que o Zen 6 pode reduzir a latência vetorial e superar os métodos de computação legados.
No geral, os recursos focados em desempenho do Zen 6 sugerem que esta é a primeira microarquitetura da AMD projetada desde o início para uso em data centers. Resta saber quais recursos do Zen 6 serão mantidos nos processadores para o consumidor final e qual será o seu desempenho.