AMD confirma que Ryzen 9 7950X3D e Ryzen 9 7900X3D possuem apenas um chiplet CCD equipado com 3D V-Cache

A AMD anunciou hoje os novos processadores de jogos de alto desempenho Ryzen 7000X3D com memória cache aumentada. Eles devem começar a ser vendidos em fevereiro. A mídia do perfil notou estranhezas nas características dos novos produtos relacionadas à quantidade de memória cache em si. Acabou sendo menor do que o esperado.

Fonte da imagem: AMD

Em particular, os jornalistas da TechPowerUp notaram que o Ryzen 9 7900X3D de 12 núcleos e o Ryzen 9 7950X3D de 16 núcleos, que usam dois chipsets CCD cada, não possuem a quantidade total de memória cache esperada. Por sua vez, o Ryzen 7 7800X3D de 8 núcleos, usando um único chiplet CCD, recebeu o cache total esperado (L2 + L3) de 104 MB. O modelo mais novo possui 1 MB de cache L2 para cada núcleo, além disso, o processador recebeu 96 MB de cache L3. Este último consiste em 32 MB de cache na matriz CCD e 64 MB adicionais como uma camada 3D V-Cache soldada na parte superior do chiplet CCD. Com o mesmo esquema, para os modelos Ryzen 9 7900X3D e Ryzen 9 7950X3D equipados com dois clusters CCD, a quantidade total de memória cache em teoria deveria ser de 204 e 208 MB, respectivamente.

Explicações indiretas para essa situação foram fornecidas pela AMD, que publicou imagens de processadores com dois cristais CCD em alta resolução. Como se viu, apenas um dos chiplets tem uma camada de cache 3D V-Cache adicional. Seus contornos são claramente marcados com linhas na imagem abaixo.

Do ponto de vista do software, essa configuração de conjunto de cache assimétrico não deve apresentar nenhum problema. O mercado de software já conseguiu se adaptar aos mesmos processadores híbridos Intel e Arm que usam tipos de núcleos de computação completamente diferentes no mesmo substrato. Muito antes do lançamento dos processadores Intel Alder Lake, quando a série de chips Ryzen 3000 (Matisse), os primeiros processadores de consumo com dois chipsets CCD, foi lançada, a AMD trabalhou em estreita colaboração com a Microsoft para otimizar o agendador do sistema operacional para que a computação de alta intensidade processos e jogos com cargas de trabalho menos paralelizadas, por exemplo, foram localizados em apenas uma das duas matrizes CCD para minimizar a latência ao se comunicar com a memória DDR4.

Mesmo antes de Matisse, AMD e Microsoft enfrentaram as peculiaridades de otimizar a carga de trabalho multiencadeada em arquiteturas de processadores com dois complexos CCX (como os usados ​​no Zen e no Zen 2). Então, idealmente, o agendador do sistema operacional precisava localizar a carga do jogo em um complexo CCX, distribuí-la para o segundo CCX como parte de um chiplet CCD e redistribuir a carga para o próximo chiplet CCD. Conseguimos resolver isso pelo mesmo método de escolha do núcleo CPPC2 preferido. E é por isso que a AMD recomenda enfaticamente o uso do plano de energia Ryzen Balanced incluído no driver do chipset no sistema operacional Windows.

É altamente provável que uma abordagem semelhante seja usada nos processadores Ryzen 7000X3D de 12 e 16 núcleos, com a carga de trabalho do jogo sendo tratada pelo chiplet CCD com 3D V-Cache e as cargas de trabalho associadas (pilha de áudio, pilha de rede, fundo serviços, e etc.) serão executados no segundo CCD. Em cargas de trabalho não relacionadas a jogos que usam todos os núcleos do processador, os novos produtos da AMD funcionarão como qualquer outro processador multi-core. Ao mesmo tempo, os chips AMD não devem ter problemas com erros devido à diferença nas arquiteturas que foram observadas pela primeira vez nos mesmos processadores Alder Lake, já que ambos os chiplets CCD usam a mesma arquitetura Zen 4.