A eletrônica atingiu novos patamares: cientistas empilharam seis transistores CMOS um sobre o outro pela primeira vez.

Uma equipe de cientistas da Universidade de Ciência e Tecnologia Rei Abdullah (KAUST, Arábia Saudita) estabeleceu um recorde na fabricação de chips ao criar o primeiro circuito CMOS (semicondutor complementar de óxido metálico) híbrido de seis níveis do mundo. Anteriormente, o recorde pertencia ao centro belga Imec, que desenvolveu um projeto CFET de dois níveis. Os projetistas de chips são limitados pelo espaço em die, e empilhar transistores “uns sobre os outros” é uma maneira de ir mais longe.

Fonte da imagem: KAUST

O desenvolvimento é descrito em um artigo publicado na revista Nature Electronics. O circuito combina transistores tipo n (OxTs) e transistores orgânicos de película fina (OrTs) tipo p, projetados para a produção em massa de eletrônicos, incluindo displays flexíveis, sensores vestíveis e dispositivos IoT.

Os autores destacam a crescente demanda por circuitos integrados com baixo consumo de energia, flexibilidade mecânica e capacidade de fabricação em escala, onde o posicionamento horizontal tradicional de circuitos e componentes enfrenta limitações de resolução e custo. A integração vertical permite maior densidade de transistores, comprimentos de interconexão mais curtos e atrasos parasitas minimizados, tudo isso mantendo os processos de fabricação em baixa temperatura, o que é crítico para certos materiais e para chips multicamadas propensos a superaquecimento devido à alta densidade de potência.

Trabalhos anteriores foram limitados a duas camadas devido a problemas com o alinhamento das superfícies de ligação e superaquecimento das soluções multicamadas. No entanto, a plataforma proposta supera essas barreiras, demonstrando um recorde de seis pilhas de transistores com 41 camadas tecnológicas.

Fonte da imagem: Nature Electronics 2025

A estrutura de seis camadas foi fabricada usando um processo litográfico de 40 etapas em substratos de silício, começando com uma camada isolante de 2 μm de espessura. Os eletrodos (Al para OxTs e Ti/Au para OrTs) foram depositados usando deposição física de vapor (PVD) de baixa potência para minimizar a rugosidade da superfície.