IBM mostrou transistores GAA, afiados para resfriamento com nitrogênio líquido

No IEEE International Electron Device Meeting (IEDM) em São Francisco, no início de dezembro, a IBM demonstrou um transistor CMOS avançado otimizado para resfriamento com nitrogênio líquido.

Fonte da imagem: Carson Masterson / unsplash.com

Nos transistores GAA, o papel do canal é desempenhado por uma pilha de nanofolhas de silício completamente cercadas por uma porta. A IBM apresentou um protótipo de processador baseado nesses transistores, fabricado com tecnologia de 2 nm. Esta tecnologia, que é considerada a sucessora do atual FinFET, permitirá colocar 50 mil milhões de transístores num chip do tamanho de uma unha. Mas um desempenho ainda maior pode ser alcançado combinando esta tecnologia com resfriamento com nitrogênio líquido.

Os pesquisadores descobriram que a 77 K (-196 °C), a temperatura na qual o nitrogênio ferve, os transistores funcionam duas vezes melhor do que à temperatura ambiente, cerca de 300 K. Os sistemas de baixa temperatura oferecem dois benefícios principais: menos dissipação do portador e menor potência. consumo”, explicou o pesquisador sênior da IBM, Ruqiang Bao. Com dissipação reduzida, a resistência dos condutores é reduzida e os elétrons passam pelo elemento mais rapidamente. E a uma determinada tensão é possível obter uma corrente mais elevada. Quando o transistor é resfriado a 77 K, a transição entre os estados ligado e desligado ocorre com uma mudança menor de tensão, o que significa que o consumo de energia pode ser reduzido significativamente. Mas um problema importante permanece: à medida que a temperatura diminui, a tensão limite necessária para criar um canal condutor entre a fonte e o dreno ou mudar para o estado “ligado” aumenta.

As atuais tecnologias de fabricação não oferecem soluções simples para reduzir a tensão limite, então os cientistas da IBM adotaram uma nova abordagem – uma combinação de diferentes portas metálicas e dipolos duplos. A tecnologia envolve o uso de pares de transistores do tipo n e p com doadores e aceitadores de elétrons, respectivamente. Os chips CMOS são projetados para formar dipolos na interface entre os transistores do tipo n e p usando várias impurezas metálicas. Esta solução permite reduzir a energia necessária para a passagem dos elétrons pela borda da zona e aumentar a eficiência dos transistores.