Padrão HBM3 introduzido: empilha até 64 GB a 819 GB/s e além

O Comitê JEDEC anunciou a publicação de um padrão atualizado de High-Bandwidth Memory (HBM) – as especificações finais do padrão HBM3 ficaram disponíveis. A principal mudança em relação à geração anterior do HBM foi o aumento da taxa de câmbio para cada contato do barramento de dados de 3,2 Gb/s para 6,4 Gb/s. Para computação de alta capacidade, incluindo processamento gráfico, este será um novo avanço no futuro.

Fonte da imagem: SK Hynix

Levando em conta a taxa de câmbio dobrada por pino, a velocidade total por módulo de memória HBM3 (por pilha) chegará a 819 GB/s. Além disso, este não é o limite das capacidades do HBM3. As soluções modernas de interfaces de sinal são bastante capazes de ir além de 1 TB/s para memória HBM3. É improvável que tais soluções se tornem produzidas em massa, mas tanto a Samsung quanto a SK Hynix estão prontas para liberar a memória HBM3 com uma taxa de câmbio superior à fornecida pelo padrão JEDEC.

O número de canais de memória também dobrou de 8 para 16, graças a dois pseudocanais por canal. Além disso, devido à organização dos canais virtuais, o número total de canais de memória pode ser aumentado para 32.

No momento da publicação da norma, a altura das pilhas HBM3 permite a liberação de memória de 4, 8 e 12 camadas. No futuro, será possível fabricar módulos HBM3 a partir de 16 camadas de memória em uma pilha. Um chip de memória com capacidade de 8 a 32 Gbit (1-4 GB) é permitido para cada camada. Assim, a capacidade mínima de uma única pilha HBM3 será de 4 GB e a capacidade máxima será de 48 GB (64 GB no futuro).

Finalmente, a tensão de operação da memória HBM3 é reduzida para 1,1 V, assim como a tensão do sinal na interface do host (para 0,4 V). Isso significa que a memória HBM3 será mais eficiente em termos de energia do que a memória HBM2 com outros benefícios, incluindo o dobro da taxa de transferência de dados.

«Com desempenho e confiabilidade aprimorados, o HBM3 permitirá novas soluções que exigem grande largura de banda e capacidade de memória”, disse Barry Wagner, diretor de marketing técnico da NVIDIA e presidente do subcomitê JEDEC HBM.