As empresas de soluções PCIe vêm experimentando a transferência óptica de dados como uma alternativa ao CopperLink há algum tempo. Uma grande conquista foi demonstrada na DevCon 2024: Cadence demonstrou uma conexão PCIe 7.0 a 128 GT/s usando componentes prontos para uso.

Fonte da imagem: Cadence

Como parte da demonstração, a conexão foi mantida continuamente durante dois dias – durante todo o evento – sem interrupção. Os conectores ópticos PCIe destinam-se a soluções empresariais: hiperescaladores, provedores de nuvem, data centers e HPC. Como alternativa ao CopperLink, os conectores ópticos podem fornecer aos desenvolvedores de servidores e operadores de data centers recursos aprimorados, ao mesmo tempo em que proporcionam alto rendimento.

As especificações CopperLink, aprovadas no início deste ano, oferecem velocidades de até 32 e 64 GT/s para PCIe 5.0 e 6.0, respectivamente; a ótica ajudará no overclock do PCIe 6.0 e 7.0, mas a velocidade de 128 GT/s demonstrada pela Cadence só é relevante para a versão mais recente do padrão. A organização PCI-SIG criou um departamento para o desenvolvimento de conexões ópticas em agosto de 2023. Há planos para criar toda uma gama de soluções para PCIe: transceptores ópticos plug-in, óptica embarcada e sistemas de E/S óptica. Espera-se que as especificações finais de conectividade óptica estejam prontas em dezembro de 2024.

Os PCs de consumo de última geração agora executam PCIe 5.0, um padrão que permite velocidades de SSD superiores a 10 GB/s. As especificações PCIe 6.0 foram publicadas no início de 2022; os componentes correspondentes podem aparecer em sistemas corporativos em 2024 e 2025; Na semana passada, durante a DevCon, as especificações preliminares do PCIe 7.0 foram atualizadas para a versão 0.5, e as finais aparecerão no próximo ano. De acordo com as estimativas iniciais do PCI-SIG, o equipamento correspondente deveria aparecer em 2027, mas o prazo foi posteriormente adiado por mais um ano.

As especificações PCIe 6.0 e 7.0 devem suportar taxas de transferência de até 256 e 512 GB/s, respectivamente, para interfaces x16. Suas inovações incluem modulação PAM4, correção leve de erro direto (L-FEC), verificação de redundância cíclica (CRC) e unidades de controle de fluxo (Flits). A Cadence também demonstrou o Flits e muitos outros recursos do PCIe 6.0 na DevCon.

avalanche

Postagens recentes

A Apple espera que John Ternus seja um gestor mais rigoroso do que Cook, no espírito de Steve Jobs.

Em setembro, Tim Cook deixará o cargo de CEO, sendo sucedido por John Ternus. Ele…

50 minutos atrás

Um experimento arriscado realizado pelo rover Curiosity identificou dezenas de moléculas orgânicas em Marte.

Um novo artigo na Nature Communications relata um experimento inédito para detectar vestígios de vida…

1 hora atrás

Kojima comparou as conquistas dos jogadores de Death Stranding 2: On the Beach aos resultados da missão lunar Artemis II.

O renomado designer e diretor de jogos Hideo Kojima decidiu exibir as conquistas dos usuários…

2 horas atrás

Os carros terão visão 3D colorida sem câmeras: a chinesa Hesai apresenta a próxima geração de lidar.

Os chamados "lidars", que são radares ópticos, ganharam aceitação no mercado graças ao desenvolvimento de…

2 horas atrás

A China tropeça novamente no lançamento da produção do HBM3, ameaçando seus planos de aceleradora de IA.

Na produção de aceleradores de IA, as empresas chinesas dependem fortemente da importação de memórias…

2 horas atrás