Uma equipe de pesquisadores de Stanford, da Universidade Carnegie Mellon, da Universidade da Pensilvânia e do Instituto de Tecnologia de Massachusetts (MIT), em parceria com a SkyWater Technology, desenvolveu um protótipo do que afirmam ser o primeiro circuito integrado 3D monolítico. Os desenvolvedores também relataram um aumento significativo de desempenho em comparação com os chips planos tradicionais.
Fonte da imagem: Bella Ciervo / Penn Engineering
O chip difere dos circuitos 2D tradicionais porque seus elementos de memória e lógica são empilhados diretamente uns sobre os outros em um único die monolítico. Em vez de montar várias camadas pré-fabricadas de cristal em um único encapsulamento, os pesquisadores criaram sequencialmente cada camada do chip no mesmo wafer usando um processo de baixa temperatura projetado para evitar danos aos circuitos subjacentes. Essa tecnologia também permite a criação de uma densa rede de interconexões verticais, encurtando os caminhos de transferência de dados entre as células de memória e as unidades de computação.
O protótipo do chip foi fabricado na linha de produção de wafers de silício de 200 mm da SkyWater, usando processos consolidados de 90 a 130 nm. O chip integra lógica CMOS de silício tradicional com camadas de RAM resistiva e transistores de efeito de campo de nanotubos de carbono. Tudo isso foi fabricado a uma temperatura de aproximadamente 415 °C. De acordo com os pesquisadores, testes preliminares de hardware mostram um aumento de aproximadamente quatro vezes na taxa de transferência do chip em comparação com uma implementação 2D semelhante operando com latência e dimensões similares.
Além dos resultados de hardware medidos, os pesquisadores também avaliaram o potencial de desempenho de tal chip usando simulações. Projetos com camadas adicionais de memória e recursos computacionais demonstraram um aumento de desempenho de até doze vezes para tarefas de IA, incluindo modelos construídos no LLaMA da Meta✴.Os desenvolvedores também afirmam que essa arquitetura pode, em última análise, proporcionar uma melhoria de 100 a 1000 vezes na eficiência energética por meio de uma maior escalabilidade da integração vertical, em vez de reduzir o tamanho dos transistores.
Embora laboratórios acadêmicos já tenham demonstrado chips 3D experimentais, a equipe enfatiza que este trabalho é único, pois foi desenvolvido em um ambiente de fabricação comercial, e não em uma instalação de pesquisa especializada. Os especialistas da SkyWater envolvidos no projeto o descreveram como uma prova de que arquiteturas 3D monolíticas podem ser implementadas em processos de fabricação, em vez de ficarem confinadas a laboratórios universitários.
“Traduzir um conceito acadêmico de ponta em algo que possa ser fabricado em uma fábrica comercial é um enorme desafio”, disse Mark Nelson, coautor do projeto e vice-presidente de tecnologia da SkyWater Technology.
A equipe apresentou suas descobertas de pesquisa na Conferência Internacional de Dispositivos Eletrônicos do IEEE (IEDM 2025), realizada de 6 a 10 de dezembro.