A TSMC lançará a produção em massa do processo N3P de 3 nm otimizado ainda este ano

Em seu tradicional simpósio de tecnologia de primavera, a TSMC forneceu uma atualização sobre o status de sua tecnologia de processo atual e futura de 3 nm. A tecnologia N3E tem sido utilizada na produção em massa desde o quarto trimestre de 2023; este ano a produção em massa será lançada utilizando o processo técnico N3P, que manterá a continuidade em equipamentos tecnológicos e ferramentas de design. Além disso, o N3P foi projetado para reduzir as taxas de defeitos na produção de chips.

Fonte da imagem: TSMC

A TSMC relata altos níveis de rendimento de seu processo N3E de 3 nm de segunda geração. Segundo a empresa, a densidade de defeitos D0 do N3E está no mesmo nível do processo N5 de 5 nm. Esta não é uma conquista pequena, dados os desafios adicionais associados ao desenvolvimento da geração mais recente e ainda mais avançada da tecnologia FinFET. Os clientes avançados da TSMC, como a Apple, que acaba de lançar o processador M4, poderão aproveitar as vantagens do nó de tecnologia aprimorado de forma relativamente rápida.

O processo N3E é uma versão simplificada do N3B, que elimina alguns níveis de EUV e não utiliza dupla exposição. Isto reduz os custos de produção e aumenta o desempenho, embora acarrete alguma redução na densidade do transistor. Ao contrário do N3B original, que terá um ciclo de produção relativamente curto devido ao facto de o seu único grande cliente ser a Apple, o N3E será procurado por uma vasta gama de clientes da TSMC, incluindo muitos dos maiores designers de chips.

Até o momento, o N3P concluiu todo o ciclo de testes de qualificação e, segundo a empresa, seus indicadores de rendimento estarão próximos do N3E. Usando a redução óptica, o processo N3P permite que os projetistas de processadores aumentem o desempenho em 4% nas mesmas correntes de fuga ou reduzam o consumo de energia em 9% nas mesmas velocidades de clock. O N3P também pretende aumentar a densidade do transistor em 4% para um design de chip “misto”, que a TSMC chama de processadores que consistem em 50% de circuitos lógicos, 30% de SRAM e 20% de circuitos analógicos.

Como o N3P é um desenvolvimento adicional do N3E, é compatível com o seu antecessor em termos de blocos IP, regras de processo, ferramentas de desenvolvimento e metodologia de design eletrônico (EDA). A TSMC espera que a maior parte de sua produção utilize N3P até o final do ano, pois oferece maior produtividade a menor custo.