A Intel montou um chip de IA gigante a partir de 16 núcleos de computação e 24 módulos HBM5.

A Intel foi a primeira a desenvolver uma arquitetura de chiplets claramente desagregada — as GPUs Ponte Vecchio para servidores, destinadas a aplicações de IA e computação de alto desempenho, consistiam em 47 chiplets. Este produto ainda detém o recorde de maior número de elementos em uma arquitetura multicamadas, mas a Intel Foundry está planejando algo muito mais extremo: um pacote multichiplet combinando nada menos que 16 elementos de computação em oito núcleos e 24 módulos de memória HBM5.

Fonte da imagem: Intel

Espera-se que esse design seja escalável em até 12 vezes para os maiores chips de IA do mercado (tamanho da máscara 12 vezes maior, superando o tamanho da máscara 9,5 vezes maior da TSMC).

O conceito de encapsulamento multichip 2.5D/3D da Intel mostra 16 grandes elementos de computação (mecanismos ou processadores de IA) construídos no processo 14A da Intel ou no ainda mais complexo 14A-E (1,4 nm, recursos aprimorados, transistores RibbonFET 2 de segunda geração com porta envolvente e uma fonte de alimentação traseira PowerVia Direct aprimorada). Os elementos de computação ficam sobre oito chips de computação base (presumivelmente do tamanho de uma máscara) construídos no processo 18A-PT (1,8 nm, desempenho aprimorado por meio de TSVs e fonte de alimentação traseira), que podem executar trabalho de computação adicional ou conter grandes quantidades de cache SRAM para os chips de computação “principais”, como mostrado no exemplo da Intel.

Os chips base neste projeto são conectados às unidades de computação usando a avançada tecnologia de encapsulamento 3D Foveros Direct, que utiliza contatos híbridos de cobre ultradensos com menos de 10 µm de espessura para maximizar a largura de banda e a eficiência energética nos chips superiores.

Os chips base usam EMIB-T (uma versão aprimorada da Ponte de Interconexão Multi-Die Incorporada com TSV), enquanto os chips superiores usam UCIe-A para interconexões laterais (2.5D) entre si e com chips de E/S fabricados usando 18A-P (1,8 nm, com desempenho aprimorado), bem como com chips base personalizados, permitindo até 24 stacks de memória HBM5.

Notavelmente, a Intel propõe usar EMIB-T com uma interface UCIe-A para conectar módulos HBM5 especializados, em vez de stacks HBM5 padrão JEDEC com uma interface tradicional da indústria. Isso provavelmente visa melhorar o desempenho e a capacidade. Dada a natureza conceitual do projeto, o uso de stacks HBM5 especializadas não é um requisito de projeto. É simplesmente uma forma de demonstrar que a Intel também consegue integrar esses chips.

O pacote completo também suporta PCIe 7.0, uma interface SerDes de 224G, interconexões não coerentes, módulos ópticos e aceleradores proprietários para tarefas como segurança, além de memória LPDDR5X para aumentar a capacidade de DRAM.

A Intel Foundry demonstrou dois conceitos: um de “escala média” com quatro unidades de computação e 12 módulos HBM, e um conceito “extremo” com 16 unidades e 24 stacks HBM5, que é discutido nesta nota.Mesmo um projeto de escala média é bastanteÉ uma tecnologia avançada para os padrões atuais, e a Intel consegue fabricá-la hoje.

Quanto à opção extrema, ela poderá surgir até o final da década, quando a Intel aprimorar não apenas sua tecnologia de encapsulamento 3D Foveros Direct, mas também seus nós de fabricação 18A e 14A. A capacidade de produzir encapsulamentos de chips de tamanho tão extremo até o final da década colocará a Intel em pé de igualdade com a TSMC, que planeja algo semelhante e espera que pelo menos alguns clientes utilizem suas soluções de integração de componentes em tamanho de wafer por volta de 2027-2028.