A arquitetura de memória NAND clássica tem seus limites: conforme o número de bits por célula aumenta, o desempenho e a confiabilidade diminuem. NEO Semiconductor, cujo desenvolvimento falamos anteriormente, recebeu novas patentes para a tecnologia X-NAND, que permite contornar as limitações da memória flash tradicional.
Mesmo a transição de MLC para TLC causou muitas críticas ao mesmo tempo, algumas das quais foram contornadas pela transição de NAND planar para NAND com estruturas 3D. Mas o crescimento adicional em densidade é questionável: as unidades QLC não brilham com o desempenho, especialmente durante a gravação; e no caso do PLC, a situação será ainda mais agravada.
O preço de multicélulas na memória NAND clássica
NEO Semiconductor oferece uma solução projetada para eliminar as principais desvantagens da tecnologia NAND. A tecnologia X-NAND tornará a memória QLC não apenas mais eficiente do que o SLC clássico, mas também mais compacta em termos de consumo de transistor e área de matriz.
Arquitetura clássica de buffer de página em Flash (à esquerda) e X-NAND
Normalmente, eles tentam lidar com uma queda no desempenho do NAND multicélula aumentando o número de colunas programáveis simultaneamente (Y-Plane), mas isso leva a um aumento acentuado no volume de buffers de gravação – cada “camada” requer seu próprio buffer. Na arquitetura X-NAND, entretanto, um buffer pode ser usado para operação paralela com um grande número de linhas, 16 ou mais. Ou seja, com um tamanho de buffer constante, o número de Y-Plane pode ser aumentado 16 ou mais vezes, aumentando o desempenho na mesma quantidade devido ao paralelismo das operações de leitura e gravação.
O X-NAND permitirá reduzir o tamanho da matriz e aumentar o desempenho com a mesma área
A empresa publicou uma documentação bastante detalhada, que explica uma série de nuances nas quais a tecnologia X-NAND é baseada. Assim, a programação simultânea de 16 células usando um buffer de página é alcançada usando pulsos com uma duração de no máximo 10 μs, o que torna possível dispensar a capacidade das linhas de bits sem operações de atualização, e ao mesmo tempo reduzir significativamente consumo de energia. Uma breve descrição de duas páginas da nova tecnologia também está disponível.
Escrever para SLC e mover para QLC na arquitetura X-NAND ocorrem simultaneamente
A NEO Semiconductor acredita que 16 camadas Y não é o limite: em 64, o ganho de desempenho em operações de gravação e leitura pode chegar a 22 e 30 vezes, respectivamente; o gargalo será a largura de banda da própria interface, não os recursos das estruturas X-NAND. Ao mesmo tempo, os desenvolvedores também prestam muita atenção à confiabilidade: o uso de linhas de bits encurtadas permite reduzir sua capacidade e aumentar a precisão do controle, o que tornará até mesmo a versão de cinco bits (PLC) bastante confiável.
Avaliação dos benefícios do X-NAND com diferentes números de bits por célula
Contornar a monstruosa queda na velocidade de gravação na tecnologia X-NAND permite a possibilidade de programação paralela de células: dados novos são sempre gravados em células SLC, mas ao mesmo tempo estão se movendo para a área TLC / QLC / PLC. Assim, o principal problema dos dispositivos NAND multicelulares é eliminado, ou seja, uma forte queda no desempenho de gravação ao sair do cache SLC.
Mudar para o X-NAND tornará os drives QLC e PLC rápidos em capacidade total
NEO Semiconductor já recebeu duas novas patentes nos Estados Unidos, numeradas 11056190 B2 e 11049579 B2, o que significa que pretende avançar a tecnologia X-NAND a sério, licenciando-a para os principais fabricantes de dispositivos NAND, como SK Hynix com Intel, Micron, Kioxia, Samsung, Western Digital. Se tudo correr bem, essa memória pode revolucionar o armazenamento All-Flash e certamente interessará aos hiperscalers.