Os representantes da TSMC enfatizaram repetidamente que a produção em massa de produtos de 3 nm será implantada no segundo semestre deste ano, e os preparativos estão ocorrendo de acordo com o plano. A estrutura familiar dos transistores FinFET evitará surpresas, mas o número de camadas processadas usando litografia EUV terá que ser aumentado. Agora a empresa está pensando em como limitar seu número a um número razoável.
Fonte da imagem: TSMC
Como explicam os meios de comunicação taiwaneses, o uso crescente de scanners litográficos ultravioleta ultravioleta (EUV) aumenta os custos da TSMC, já que um desses sistemas custa mais de US $ 100 milhões, e eles têm que comprar dezenas deles. Na verdade, a TSMC agora compra mais da metade de todos os leitores EUV fabricados pela holding ASML. Os custos crescentes terão inevitavelmente de ser repassados ao custo de produção e ao seu preço de venda para os clientes. Como parte do domínio da tecnologia 3nm, a TSMC está tentando economizar algum dinheiro reduzindo o número de camadas de componentes semicondutores fabricados com EUV.
Apresentando a tecnologia de processo de 7nm, a TSMC começou com quatro camadas usando EUV, a próxima etapa foi a tecnologia de processo de 6nm com cinco camadas, e quando a tecnologia de 5nm foi dominada, seu número havia crescido para 14 ou 15 peças. Espera-se que o processo de 3nm exija até 25 camadas de litografia EUV, e a TSMC agora está tentando reduzir esse número para 20 para reduzir custos e custos de produção.